課程簡介
本課程講授數(shù)據(jù)轉(zhuǎn)換器的特性、結(jié)構(gòu)、組成單元、設(shè)計(jì)要點(diǎn)、校準(zhǔn)技術(shù)、低功耗設(shè)計(jì)技術(shù)以及設(shè)計(jì)實(shí)例等內(nèi)容，通過本課程的學(xué)習(xí)，可以基本掌握數(shù)據(jù)轉(zhuǎn)換器的設(shè)計(jì)原理、設(shè)計(jì)方法、關(guān)鍵電路設(shè)計(jì)點(diǎn)等，提高數(shù)據(jù)轉(zhuǎn)換器設(shè)計(jì)的一次成功率。
課程說明
課程設(shè)置包括以下8部分內(nèi)容：
1、ADC/DAC SPECIFICATIONS
ADC/DAC主要指標(biāo)定義: DNL, INL, SNR, SNDR, SFDR等；
2、ADC/DAC Structures
幾種典型的轉(zhuǎn)換器實(shí)現(xiàn)結(jié)構(gòu)：Flash ADC, SAR ADC, Pipeline ADC, Cyclic ADC, Sigma-delta modulator, R2R DAC, Current Steering DAC
3、Building blocks
構(gòu)成轉(zhuǎn)換器的重要單元電路的設(shè)計(jì)：Opamp，comparator，Bandgap, Reference Buffer, Clock generator, switch, etc.
4、Switched-capacitor pipeline stage design
詳細(xì)分析開關(guān)電容轉(zhuǎn)換級(jí)電路的設(shè)計(jì)要點(diǎn)；
5、Calibration technique
ADC的校準(zhǔn)，用于糾正電容失配、運(yùn)放有限增益效誤差和非線性誤差的電路設(shè)計(jì)技術(shù)
6、Low power design technique
低功耗設(shè)計(jì)，如結(jié)構(gòu)級(jí)優(yōu)化、運(yùn)放共享、開環(huán)放大級(jí)電路、不完全建立級(jí)電路、動(dòng)態(tài)比較器等；
7、Pipeline ADC Design example
一個(gè)13-bit, 8Msps pipeline ADC設(shè)計(jì)實(shí)例
一個(gè)12-bit, 100Msps pipeline ADC設(shè)計(jì)實(shí)例
8、Current steering DAC design example
一個(gè)10-bit, 100Msps Current steering DAC設(shè)計(jì)實(shí)例
課程表 聯(lián)系我 在線聊 報(bào)名 付款 我們 QQ聊 
