97视频色精品_欧美在线亚洲在线_一区二区在线电影_久久久www成人免费精品

        設計出可制造的數字集成電路芯片。

        具備硬件系統開發設計經驗的工程師，或者具有一定基礎的電子類專業的大學生和研究生。

        學員學習本課程應具備下列基礎知識：
        ◆ 具備硬件系統開發設計經驗的工程師，或者具有一定數字電路基礎；
☆注重質量 ☆邊講邊練
        ☆合格學員免費推薦工作
        ★實驗設備請點擊這兒查看★

        1、培訓過程中，如有部分內容理解不透或消化不好，可免費在以后培訓班中重聽；
        2、課程完成后,授課老師留給學員手機和Email,保障培訓效果,免費提供半年的技術支持。
        3、培訓合格學員可享受免費推薦就業機會。

第一階段

1、Cadence設計平臺DFII及啟動命令ICFB
1.1 Cadence設計平臺
1.2 啟動Cadence

2、Composer原理圖輸入工具
2.1 啟動Cadence建立一個新的工作庫
2.2 建立新單元
2.3 晶體管級原理圖

3、 變量、端口和單元的命名規則
4、Verilog仿真
4.1 Composer原理圖的Verilog仿真
4.2 Composer工具中的行為級Verilog代碼
4.3 獨立的Verilog仿真
4.4 Verilog仿真中的時序

實驗：mips處理器設計

實驗：單元設計

3 Verilog綜合
3.1 用dc_shell進行Synopsys Design Compiler綜合
3.2 Cadence RTL Compiler綜合
3.3 把結構描述Verilog輸入到CadenceDFII設計平臺中
3.4 綜合后Verilog仿真

2 SOC Encounter布局布線
2.1 Encounter用戶圖形界面
2.2 用配置文件進行設計輸入
2.3 編寫SOC Encounter腳本

3 芯片組裝
3.1 用ccar進行模塊布線
3.2 用ccar完成內核至焊盤框的布線
3.3 生成終的GDSII

4 微型MIPS處理器
4.1 微型MIPS處理器
4.2 微型MIPS：展平設計工具流程
4.3 微型MIPS：層次化設計工具流程

實驗：

1、抽象生成
2、SOC Encounter布局布線和芯片組裝